1.DSP！=DSP

  Digital Signal Processing！=Digital Signal Processor

2.DSP的应用领域取决月设计者的想象空间。

调试使人暴躁

                                                                         全球最黑黑客

昨日欧洲法院审理了英国黑客加里·麦金农（Gary McKinnon）被控侵入美国军方计算机系统一案，并判决加里·麦金农败诉，最近几周内他将被引渡到美国。

　　现年42岁的英国黑客加里·麦金农（Gary McKinnon）被控在2001年和2002年非法侵入了美军五角大楼和NASA的计算机网络，这位自称技术并不高超的黑客辩解是为了寻找小绿人和UFO方面的信息。

　　美国指控他造成了70万美元的损失，试图将他引渡到本国受审，以儆效尤。不久前加里·麦金农提起了上诉，反对被引渡，但遭英国高等法院驳回。

　　他的律师声称如果麦金农被引渡到美国，他将面临无法承受的惩罚，美国人甚至可能把他当成恐怖分子对待。麦金农表示将以维护人权为由拒绝引渡，并向欧洲法院提起上诉。

　　昨日，他的上诉被欧洲法院驳回。至此这场备受关注的案件告一段落。

   

 

西安大学生黑客发布地震假消息获刑一年六个月

2008年5月29日20时许，贾某在西安欧亚学院学生宿舍内，利用所掌握的计算机知识，通过个人电脑控制了欧亚学院的电脑网络服务器攻击陕西省地震局网站，破解了陕西省地震局网站的用户名和密码，侵入陕西省地震局信息发布页面，进入网站汶川大地震应急栏目。为满足其恶作剧心理，2008年5月29日20：53分，被告人贾某发布了自己编造的虚假信息“今晚23：30陕西等地有强烈地震发生!”。声称“根据陕西省和四川地质学家研究，四川汶川地震带板块频繁剧烈活动，并朝东北方向移动，地质学家告知2008年5月29日晚2 3：30左右，有6-6.5级强烈地震发生，甘肃天水、宝鸡、汉中、西安等地将具有强烈震感，请大家做好防范准备。”

　　此信息发布后8分钟内，点击量达767人次，不断有群众向陕西省地震局打电话询问此事，严重扰乱了社会秩序，造成了社会恐慌。被告人贾某发现700余人点击该信息后，感到事态严重，遂立即删除了此信息。陕西省地震局发现网站被黑客攻击后，立即在网上发布了辟谣信息。后被告人贾某再次登录陕西省地震局网站时被发现并抓获。

 

开学两三天了，因为整个暑假都待在学校里，没有什么新奇的感觉。忙活了一个暑假，感觉收获不大，并没有想象中的充实和快乐。今天去见了朱老师，好像对我挺满意，找了海峰师兄带我到公司，然后赵老师给我分配了任务，把我分在了第二工程部，做dsp，由李欣，郭伟，师姐等几个博士牛人带着，很荣幸，同时也很有压力。下午李欣学长给了我一些资料，一本书动不动就八九百，一千多页，还是全英文的，闷着头看了一个下午，头都大了，也没弄明白dsp是个啥。很郁闷，回来的时候又碰上下雨，淋了个落汤鸡。。

大四了，是时间开始一段新的路程，千万要努力，一直要进取。

500)this.width=500" border=0>

500)this.width=500" border=0>

500)this.width=500" align=top border=0>void delay(unsigned char t)
500)this.width=500" align=top border=0>500)this.width=500" align=top border=0>500)this.width=500" border=0>{
500)this.width=500" align=top border=0>    while(--t);
500)this.width=500" align=top border=0>}

500)this.width=500" border=0>

当在main函数中调用delay(1)时， 进行反汇编如下：
500)this.width=500" border=0>
调用delay()时，多执行了两条指令，其中MOV R, #data需要1个机器周期，LJMP需要2个机器周期，即调用delay()需要3us.

Keil C仿真截图与计算过程:
500)this.width=500" border=0>
500)this.width=500" border=0>

加上调用时间，准确的计算时间延时与Keil C仿真对比如下：(可见,仿真结果和计算结果是很接近的)

t	Delay Time (us)	仿真11.0592Mhz时钟(us)
1	3＋2×1+2 ＝7 | 7.7(实际)	7.60
2	3＋2×2＋2＝9 | 9.9	9.76
N	3＋2×N＋2＝2N＋5 | (2N+5)*1.1	/
3	11 | 12.1	11.94
15	35 | 38.5	37.98
100	205 | 225.5	222.44
255	515 | 566.5	558.81

也就是说，这个延时函数的精度为2us，最小的时间延时为7us，最大的时间延时为3+255×2＋2＝515us.  
实际中使用11.0592MHz的时钟，这个延时函数的精度将为2.2us，最小时间延时为7.7us, 最大时间延时为566.5us.
这个时间延时函数，对于与DS18B20进行单总线通信，已经足够准确了。

现在，我们将时钟换成11.0592MHz这个实际用到的频率，每个机器周期约为1.1us.
现在让我们来分析一下这个之前用过的延时函数：

500)this.width=500" align=top border=0>//延时函数, 对于11.0592MHz时钟, 例i=10,则大概延时10ms.
500)this.width=500" align=top border=0>void delayMs(unsigned int i)
500)this.width=500" align=top border=0>500)this.width=500" align=top border=0>500)this.width=500" border=0>{
500)this.width=500" align=top border=0>    unsigned int j;
500)this.width=500" align=top border=0>    while(i--)
500)this.width=500" align=top border=0>500)this.width=500" align=top border=0>    500)this.width=500" border=0>{
500)this.width=500" align=top border=0>        for(j = 0; j < 125; j++);
500)this.width=500" align=top border=0>    }
500)this.width=500" align=top border=0>}

它的反汇编代码如下：
500)this.width=500" border=0>
分析: T表示一个机器周期(调用时间相对于这个ms级的延时来说，可忽略不计)

对于delayMs(1), 执行到第7行就跳到21行, 共需时12T, 即13.2us
对于delayMs(2), 需时9T＋13T＋124×10T＋7T＋12T ＝ 9T＋13T＋1240T＋7T＋12T ＝1281T ＝1409.1us.
对于delayMs(3), 需时9T×(3-1)＋(13T＋124×10T＋7T)×(3-1)＋12T 
                                ＝1269T×(3-1)＋12T＝2550T＝2805us.
对于delayMs(N),N>1, 需时1269T×(N－1)＋12T = 1269NT－1257T＝(1395.9N-1382.7)us.

利用Keil C仿真delayMs(1) = 0.00166558s = 1.67ms 截图如下:
500)this.width=500" border=0>
500)this.width=500" border=0>
500)this.width=500" border=0>

由分析可知具体的计算延时时间与Keil C仿真延时对比如下：

i	Time Delay	仿真延时
1	13.2us	1.67ms
2	1409.1us	3.31ms
3	2805us	4.96ms
N	(1395.9N－1382.7)us
10	12.6ms	16.50ms
20	26.5ms	32.98ms
30	40.5ms	49.46ms
50	68.4ms	82.43ms
100	138.2ms	164.84ms
200	277.8ms	329.56ms
500	696.6ms	824.13ms
1000	1394.5ms	1648.54ms
1500	2092.5ms	2472.34ms
2000	2790.4ms	3296.47ms
5	5.6ms	8.26ms
73	100.5ms	120.34ms
720	1003.7ms = 1s	1186.74ms

计算delayMs(10)得到延时时间为：12576.3us约等于12.6ms，接近我们认为的10ms。

计算结果和仿真结果只要delayMs(1)有很大出入, 其它都接近, 在接受范围内. 

经过以上分析，可见用C语言来做延时并不是不太准确，只是不容易做到非常准确而已，若有一句语句变了，延时时间很可能会不同，因为编译程序生成的汇编指令很可能不同。


PS:
对于每条51单片机汇编指令的字长和所需机器周期汇总如下：转自：http://bbs.mcustudy.com/printpage.asp?BoardID=2&ID=1454500)this.width=500" border=0>
Appendix E - 8051 Instruction Set

Arithmetic Operations

Mnemonic Description Size Cycles
ADD A,Rn  Add register to Accumulator (ACC). 1 1
ADD A,direct  Add direct byte to ACC. 2 1
ADD A,@Ri  Add indirect RAM to ACC. 1 1
ADD A,#data  Add immediate data to ACC. 2 1
ADDC A,Rn  Add register to ACC with carry. 1 1
ADDC A,direct  Add direct byte to ACC with carry. 2 1
ADDC A,@Ri  Add indirect RAM to ACC with carry. 1 1
ADDC A,#data  Add immediate data to ACC with carry. 2 1
SUBB A,Rn  Subtract register from ACC with borrow. 1 1
SUBB A,direct  Subtract direct byte from ACC with borrow 2 1
SUBB A,@Ri  Subtract indirect RAM from ACC with borrow. 1 1
SUBB A,#data  Subtract immediate data from ACC with borrow. 2 1
INC A  Increment ACC. 1 1
INC Rn  Increment register. 1 1
INC direct  Increment direct byte. 2 1
INC @Ri  Increment indirect RAM. 1 1
DEC A  Decrement ACC. 1 1
DEC Rn  Decrement register. 1 1
DEC direct  Decrement direct byte. 2 1
DEC @Ri  Decrement indirect RAM. 1 1
INC DPTR  Increment data pointer. 1 2
MUL AB  Multiply A and B Result: A <- low byte, B <- high byte. 1 4
DIV AB  Divide A by B Result: A <- whole part, B <- remainder.  1 4
DA A  Decimal adjust ACC. 1 1
Logical Operations

Mnemonic Description Size Cycles
ANL A,Rn  AND Register to ACC. 1 1
ANL A,direct  AND direct byte to ACC. 2 1
ANL A,@Ri  AND indirect RAM to ACC. 1 1
ANL A,#data  AND immediate data to ACC. 2 1
ANL direct,A  AND ACC to direct byte. 2 1
ANL direct,#data  AND immediate data to direct byte. 3 2
ORL A,Rn  OR Register to ACC. 1 1
ORL A,direct  OR direct byte to ACC. 2 1
ORL A,@Ri  OR indirect RAM to ACC. 1 1
ORL A,#data  OR immediate data to ACC. 2 1
ORL direct,A  OR ACC to direct byte. 2 1
ORL direct,#data  OR immediate data to direct byte. 3 2
XRL A,Rn  Exclusive OR Register to ACC. 1 1
XRL A,direct  Exclusive OR direct byte to ACC. 2 1
XRL A,@Ri  Exclusive OR indirect RAM to ACC. 1 1
XRL A,#data  Exclusive OR immediate data to ACC. 2 1
XRL direct,A  Exclusive OR ACC to direct byte. 2 1
XRL direct,#data  XOR immediate data to direct byte. 3 2
CLR A  Clear ACC (set all bits to zero). 1 1
CPL A  Compliment ACC. 1 1
RL A  Rotate ACC left. 1 1
RLC A  Rotate ACC left through carry. 1 1
RR A  Rotate ACC right. 1 1
RRC A  Rotate ACC right through carry. 1 1
SWAP A  Swap nibbles within ACC. 1 1
Data Transfer

Mnemonic Description Size Cycles
MOV A,Rn  Move register to ACC. 1 1
MOV A,direct  Move direct byte to ACC. 2 1
MOV A,@Ri  Move indirect RAM to ACC. 1 1
MOV A,#data  Move immediate data to ACC. 2 1
MOV Rn,A  Move ACC to register. 1 1
MOV Rn,direct  Move direct byte to register. 2 2
MOV Rn,#data  Move immediate data to register. 2 1
MOV direct,A  Move ACC to direct byte. 2 1
MOV direct,Rn  Move register to direct byte. 2 2
MOV direct,direct  Move direct byte to direct byte. 3 2
MOV direct,@Ri  Move indirect RAM to direct byte. 2 2
MOV direct,#data  Move immediate data to direct byte. 3 2
MOV @Ri,A  Move ACC to indirect RAM. 1 1
MOV @Ri,direct  Move direct byte to indirect RAM. 2 2
MOV @Ri,#data  Move immediate data to indirect RAM. 2 1
MOV DPTR,#data16  Move immediate 16 bit data to data pointer register. 3 2
MOVC A,@A+DPTR  Move code byte relative to DPTR to ACC (16 bit address). 1 2
MOVC A,@A+PC  Move code byte relative to PC to ACC (16 bit address). 1 2
MOVX A,@Ri  Move external RAM to ACC (8 bit address). 1 2
MOVX A,@DPTR  Move external RAM to ACC (16 bit address). 1 2
MOVX @Ri,A  Move ACC to external RAM (8 bit address). 1 2
MOVX @DPTR,A  Move ACC to external RAM (16 bit address). 1 2
PUSH direct  Push direct byte onto stack. 2 2
POP direct  Pop direct byte from stack. 2 2
XCH A,Rn  Exchange register with ACC. 1 1
XCH A,direct  Exchange direct byte with ACC. 2 1
XCH A,@Ri  Exchange indirect RAM with ACC. 1 1
XCHD A,@Ri  Exchange low order nibble of indirect RAM with low order nibble of ACC. 1 1
Boolean Variable Manipulation

Mnemonic Description Size Cycles
CLR C  Clear carry flag. 1 1
CLR bit  Clear direct bit. 2 1
SETB C  Set carry flag. 1 1
SETB bit  Set direct bit. 2 1
CPL C  Compliment carry flag. 1 1
CPL bit  Compliment direct bit. 2 1
ANL C,bit  AND direct bit to carry flag. 2 2
ANL C,/bit  AND compliment of direct bit to carry. 2 2
ORL C,bit  OR direct bit to carry flag. 2 2
ORL C,/bit  OR compliment of direct bit to carry. 2 2
MOV C,bit  Move direct bit to carry flag. 2 1
MOV bit,C  Move carry to direct bit. 2 2
JC rel  Jump if carry is set. 2 2
JNC rel  Jump if carry is not set. 2 2
JB bit,rel  Jump if direct bit is set. 3 2
JNB bit,rel  Jump if direct bit is not set. 3 2
JBC bit,rel  Jump if direct bit is set & clear bit. 3 2
Program Branching

Mnemonic Description Size Cycles
ACALL addr11  Absolute subroutine call. 2 2
LCALL addr16  Long subroutine call. 3 2
RET  Return from subroutine. 1 2
RETI  Return from interrupt. 1 2
AJMP addr11  Absolute jump. 2 2
LJMP addr16  Long jump. 3 2
SJMP rel  Short jump (relative address). 2 2
JMP @A+DPTR  Jump indirect relative to the DPTR. 1 2
JZ rel  Jump relative if ACC is zero. 2 2
JNZ rel  Jump relative if ACC is not zero. 2 2
CJNE A,direct,rel  Compare direct byte to ACC and jump if not equal. 3 2
CJNE A,#data,rel  Compare immediate byte to ACC and jump if not equal. 3 2
CJNE Rn,#data,rel  Compare immediate byte to register and jump if not equal. 3 2
CJNE @Ri,#data,rel  Compare immediate byte to indirect and jump if not equal. 3 2
DJNZ Rn,rel  Decrement register and jump if not zero. 2 2
DJNZ direct,rel  Decrement direct byte and jump if not zero. 3 2
Other Instructions

Mnemonic Description Size Cycles
NOP  No operation. 1 1
其它可查看《单片机基础》－李广弟等编著，P70 “MCS-51单片机指令汇总”

　　北京 18时17分13秒 19时10分02秒　　————

　　天津 18时18分18秒 19时10分48秒　　————

　　石家庄 18时20分21秒 19时13分27秒　　————

　　太原 18时20分49秒 19时14分26秒　　————

　　呼和浩特18时16分15秒 19时10分26秒　　————

　　沈阳 18时13分12秒 19时04分24秒　　————

　　长春 18时09分42秒 19时00分36秒　　————

　　哈尔滨18时06分40秒 18时57分25秒　　————

　　上海 18时28分27秒 ————　　　　————

　　南京 18时28分12秒 ————　　　　————

　　杭州 18时30分11秒 ————　　　　————

　　合肥 18时28分54秒————　　　　————

　　福州 18时36分17秒 ————　　　　————

　　南昌 18时33分48秒 ————　　　　————

　　济南 18时22分02秒 19时14分19秒　　————

　　郑州 18时25分27秒 19时18分21秒　　————

　　武汉 18时31分30秒 ————　　　　————

　　长沙 18时35分19秒 ————　　　　————

　　广州 18时42分36秒 ————　　　　————

　　南宁 18时44分39秒 ————　　　　————

　　成都 18时32分57秒 19时27分34秒　　————

　　贵阳 18时39分10秒 19时32分01秒　　————

　　昆明 18时42分18秒 19时35分32秒　　————

　　拉萨 18时34分09秒 19时31分42秒 20时24分44秒

　　西安 18时26分46秒 19时20分50秒　　————

　　兰州 18时24分01秒 19时19分49秒　　————

　　西宁 18时22分53秒 19时19分24秒 20时12分00秒

　　银川 18时20分03秒 19时15分31秒　　————

　　乌鲁木齐18时05分34秒 19时07分34秒 20时04分59秒

　　台北 18时36分39秒 ————　　　　————

　　香港 18时43分30秒 ————　　　　————

　　海口 18时48分14秒 ————　　　　————

　　澳门 18时43分51秒 ————　　　　————

　　重庆 18时34分26秒 19时28分11秒　　————

　　漠河 17时55分10秒 18时47分33秒 19时37分33秒

　　喀什 18时08分12秒 19时12分31秒 20时11分31秒

　　抚远 18时01分02秒

C.优柔寡断

你做事情欠缺果断，总是会瞻前顾后，即使是一件并不太大的事，你也要在事前仔细的思量，设想到各种可能性，再联系经验、理论…好好地斟酌一番，到了这一步，你竟然还没有拿定主意。虽说要三思而后行，但是像你这样五思、六思都过了，可就不是谨慎，而是优柔寡断了。

这样下去，再好的机会也要与你擦肩而过了。其实，你对自己还是蛮有信心的，但是，究其根源，你并不清楚的知道自己要的是什么，也不知道该如何把握你的未来。

趁着还年轻，赶紧好好的为将来打算一下吧，否则，可是很容易被人牵着鼻子走。

做的很可爱！什么时候中国人能做出这样好看的电影啊？

微机原理闹危机

随机过程随机过

实变函数学十遍

汇编语言不会编

模拟电路

1、基尔霍夫定理的内容是什么？（仕兰微电子）
2、平板电容公式(C=εS/4πkd)。（未知）
3、最基本的如三极管曲线特性。（未知）
4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）
 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知）
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 的 rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器。当RC<
16、有源滤波器和无源滤波器的原理及区别?（新太硬件）
 17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),当其通过低通、 带通、高通滤波器后的信号表示方式。（未知）
18、选择电阻时要考虑什么？（东信笔试题）
 19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管 还是N管，为什么？（仕兰微电子）
20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)
21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 其优缺点。（仕兰微电子）
22、画电流偏置的产生电路，并解释。（凹凸）
23、史密斯特电路,求回差电压。（华为面试题）
24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （华为面试题）
25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）
26、VCO是什么,什么参数(压控振荡器?) （华为面试题）
27、锁相环有哪几部分组成？（仕兰微电子）
28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知）
29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）
30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未知）
31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线 无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）
32、微波电路的匹配电阻。（未知）
33、DAC和ADC的实现各有哪些方法？（仕兰微电子）
34、A/D电路组成、工作原理。（未知）
35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写

上，精通之类的词也别用太多了），这个东西各个人就 不一样了，不好说什么了。（未知）

数字电路

1、同步电路和异步电路的区别是什么？（仕兰微电子）
2、什么是同步逻辑和异步逻辑？（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间？（汉王笔试）
5、setup和holdup时间,区别.（南山之桥）
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）
7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06 上海笔试试题）
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器.建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微 电子）
9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
11、如何解决亚稳态。（飞利浦－大唐笔试）
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
12、IC设计中同步复位与 异步复位的区别。（南山之桥）
13、MOORE 与 MEELEY状态机的特征。（南山之桥）
14、多时域设计中,如何处理信号跨时域。（南山之桥）
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）
Delay < period - setup ? hold
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）
18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA2003.11.06 上海笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）
22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）
27、用mos管搭出一个二输入与非门。（扬智电子笔试）
28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试）
30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）
31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）
32、画出Y=A*B+C的cmos电路图。（科广试题）
33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
35、利用4选1实现F(x,y,z)=xz+yz’。（未知）
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）
39、用与非门等设计全加法器。（华为）
40、给出两个门电路让你分析异同。（华为）
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）
43、用波形表示D触发器的功能。（扬智电子笔试）
44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）
45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）
46、画出DFF的结构图,用verilog实现之。（威盛）
47、画出一种CMOS的D锁存器的电路图和版图。（未知）
48、D触发器和D锁存器的区别。（新太硬件面试）
49、简述latch和filp-flop的异同。（未知）
50、LATCH和DFF的概念和区别。（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）
52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）
53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）
54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和